校企通

为SOC和IP提供专业物理设计支援和后端设计咨询服务，定制版图设计服务
? 存储器（SRAM,FLASH,OTP,DRAM,ROM）版图设计
? IO/Standard 单元库版图设计
? 混合信号，模拟电路版图设计
? METAL GATE,CMOS,BIPOLAR,BI-CMOS版图设计
? VLSI自动布局布线（APR）设计.

       Layout设计覆盖 0.35um, 0.25um, 0.18um, 0.15um, 0.13um, 70nm,65nm,55nm,45nm,40nm 等各个工艺节点. 并具有高压工艺和闪存工艺等特殊制程的设计经验.
       在0.35um以下混合信号IP（主要包括Power management, Oscillator, PLL, 和 AD/DA converter等IP）以及在Band-gap, POR, Regulator, DC-DC, PLL, SAR ADC等方面具有丰富的版图设计经验。
       在Linux、Windows平台上，有C/C++、TCL等丰富的开发经验。
       提供快速而高品质的Physical Implementation服务for SoC Design, 包含从 floorplan, placement, CTS, routing 到 GDS 完成.含括的流程包括Timing closure, Low power, Design for manufacturing (DFM),以及 physical verification (DRC/LVS/LPE/ANT)等等.